AMD Zen 3: Pierwsze informacje techniczne na temat nowej mikroarchitektury
Korzystając z konferencji Innovators Highlights Epyc w Wielkiej Brytanii, AMD ujawniło kilka pierwszych szczegółów na temat mikroarchitektury Zen 3. Wprawdzie docelowo nie były to informacje do wiadomości publicznej, ale jak to w takich przypadkach bywa, wybrane slajdy wyciekły do internetu.
Zalogowani mogą więcej
Możesz zapisać ten artykuł na później. Znajdziesz go potem na swoim koncie użytkownika
Wiadomo już, że układy Zen 3 będą produkowane przez TSMC w procesie litograficznym klasy 7 nm+, zwanym także N7+. Nowa technologia ma zagwarantować od 15 do 20 proc. lepsze upakowanie i usprawnić efektywność energetyczną, w odniesieniu do obecnej 7 nm. Fabryka zamierza wykorzystać daleki ultrafiolet (EUV).
Tym, co ujawniono na konferencji, jest zmodyfikowana hierarchia pamięci podręcznej. Jak wiadomo, obecne procesory Zen 2 składają się z tzw. kompleksów, gdzie znajduje się osiem rdzeni z własną pamięcią L2 i współdzielona pamięć L3 w formie dwóch 16-megabajtowych bloków. Odświeżony projekt zakłada scalenie cache poziomu trzeciego, co powinno przełożyć się na spadek opóźnień dostępu, a co za tym idzie zwiększenie wydajności.
Oprócz tego, bazując na wyciekłych schematach, można zanegować pogłoski, jakoby w Zen 3 wielowątkowość współbieżna (SMT) była czterodrożna. Nic na to nie wskazuje.
Jak twierdzi serwis RedGamingTech, którego dziennikarze rozmawiali ponoć z jednym z uczestników imprezy, czerwoni obiecują ponad 8-proc. wzrost IPC, przy średnio 100-200 MHz więcej możliwych do uzyskania. To mniej więcej pokrywałoby się z deklaracjami TSMC w sprawie 7 nm+ i tym, co można ugrać na zabawie z pamięcią podręczną.
Ciężko tu zatem mówić o rewolucji, ale też taki właśnie zdaje się być pomysł AMD na całą serię Zen: małymi kroczkami przed siebie. Trudno więc udawać jakkolwiek zaskoczonego. No chyba, że ktoś naprawdę silnie wierzył w SMT-4, nie analizując kosztów takiego zabiegu.
